您是否也遇到這些Layout設(shè)計(jì)難題？
DO YOU ALSO ENCOUNTER THESE LAYOUT DESIGN PROBLEMS?
反復(fù)溝通耗時(shí)長
需求變更像打地鼠？
需求變更像打地鼠？
內(nèi)部缺人
設(shè)計(jì)周期被迫拖延？
設(shè)計(jì)周期被迫拖延？
設(shè)計(jì)錯(cuò)誤頻發(fā)
返工成本高到懷疑人生？
返工成本高到懷疑人生？
多方對接混亂
交付周期無法保障？
交付周期無法保障？
Layout設(shè)計(jì)能力
LAYOUT DESIGN CAPABILITIESPCB設(shè)計(jì)能力
-
層數(shù)可達(dá)40層
-
PIN數(shù)≤60000
-
BGA間距≥0 20MM
-
通訊號(hào)≤12G（差分訊號(hào)）
-
線寬≥2MIL（HDI）
-
線距≥2MIL（HDI）
-
BGA-PIN數(shù)≤2500
-
價(jià)格HDI任意層互聊（ELIC）
設(shè)計(jì)周期 · 快至3天交付
DESIGN CYCLE·DELIVERY AS FAST AS 3 DAYS單板PIN數(shù)/設(shè)計(jì)交期（工作日）
- [≤1000PIN] 3-5天
- [2000-3000PIN] 5-7天
- [≥4000PIN] 8-12天
- [≥6000PIN] 12-15天
- [≥8000PIN]15-18天
- [≥10000PIN] 18-20天
- [≥14000PIN] 20-22天
- [≥16000PIN] 22-30天
注：以上周期為常規(guī)項(xiàng)目參考，加急項(xiàng)目可壓縮30%周期
設(shè)計(jì)流程
DESIGN PROCESS
- 客戶需提供資料
- 原理圖(DSN或POWERLOGIC)、網(wǎng)表、封裝、結(jié)構(gòu)圖(DXF)需新建庫的器件資料、設(shè)計(jì)要求等。
- 布局、布線評審
- 依據(jù)設(shè)計(jì)規(guī)范、設(shè)計(jì)指導(dǎo)書、客戶設(shè)計(jì)要求以及相關(guān)CHECKLIST進(jìn)行。項(xiàng)目啟動(dòng)后，我方工程師進(jìn)行原理圖DRC檢查 ，結(jié)構(gòu)核對等電氣設(shè)計(jì)要求，有問題第一時(shí)間反饋EQ記錄給客戶。
- 客戶布局確認(rèn)
- 提供布局檔案、結(jié)構(gòu)檔案供客戶進(jìn)行布局審查；客戶確認(rèn)布局合理性、層疊方案、阻抗方案、結(jié)構(gòu)、封裝，并確認(rèn)布線參數(shù)。
- 設(shè)計(jì)資料輸出
- PCB源文件、GERBER檔案、裝配檔案、鋼網(wǎng)檔案、結(jié)構(gòu)檔案等PCB LAYOUT設(shè)計(jì)完成后，我方工程師進(jìn)行互檢，包括DFM檢查，QA檢查，EMC檢查，客戶確認(rèn)OK后,出GERBER等生產(chǎn)文件。
為什么超過10,000家客戶信任捷多邦？
WHY DO MORE THAN 10,000 CUSTOMERS TRUST JDB?資深工程團(tuán)隊(duì)
30+工程師平均8年經(jīng)驗(yàn)
← 服務(wù)華為/大疆等頭部客戶
全流程在線協(xié)同
客戶、FAE、設(shè)計(jì)師
三方實(shí)時(shí)同步
設(shè)計(jì)+制造一站式交付
無縫對接
打樣與量產(chǎn)
全流程質(zhì)檢機(jī)制
3輪DRC檢查
杜絕低級(jí)錯(cuò)誤
交付樣例&客戶反饋
DELIVERY SAMPLES & CUSTOMER FEEDBACK
某工業(yè)自動(dòng)化客戶
“從首次溝通到交付僅用5天，比原計(jì)劃提前3天”
某智能穿戴客戶 CTO
“和捷多邦配合非常順暢，F(xiàn)AE響應(yīng)迅速，設(shè)計(jì)師懂我們行業(yè)，圖紙一次就過”
某新能源客戶研發(fā)負(fù)責(zé)人
“我們以前自己做Layout經(jīng)常出問題，交給捷多邦后，交期快、圖紙也更規(guī)范了”
某醫(yī)療電子客戶 項(xiàng)目經(jīng)理
“不只是畫圖，更像一個(gè)能站在制造角度思考的設(shè)計(jì)團(tuán)隊(duì)”
400-852-8880
